May 22, 2018 Tinggalkan pesanan

Reka Bentuk LCD LCD berasaskan FPGA

Oleh kerana saiznya yang kecil, ringan, dan penggunaan kuasa yang rendah,Paparan kristal cecair LCDdigunakan dalam pelbagai aplikasi. Sebagai contoh, sebagai panel paparan untuk pesawat, kereta kebal dan kapal, ruang yang diduduki oleh paparan CRT asal boleh dikurangkan, berat peralatan boleh dikurangkan, dan kebolehgerakan boleh dipertingkatkan.

Reka bentuk ini menggunakan LCD aksara dengan pengawal grafik Si.tronix ST7066U terbenam pada papan pembangunan-3E Spartan, yang melaksanakan: (1) Paparan aksara tunggal pada sebarang kedudukan dan paparan skrin penuh dan skrin penuh aksara ; (2) Paparan aksara tersuai (watak) dan paparan pergerakan skrin penuh bagi watak individu. Antaranya, pengawal grafik [1] bertanggungjawab untuk menerima arahan kawalan dan data dan menghantarnya ke paparan LCD.

1 Pengawal Grafik Sitronix ST7066U

Pengawal mempunyai tiga ruang storan dalaman, DD RAM, CGROM dan CG RAM, yang harus dimulakan sebelum menghantar data.

(1) DD RAM (RAM data paparan)

Kod aksara disimpan. Secara fizikal, DD RAM mempunyai jumlah 80 kedudukan aksara, setiap baris mempunyai 40 aksara, tetapi hanya 16 yang boleh dipaparkan dan baki 24 tidak dipaparkan. Sebelum membaca atau menulis, kaunter alamat perlu dimulakan. Kaunter alamat boleh dikekalkan malar atau dinaikkan atau dikurangkan secara automatik sebanyak 1 selepas membaca atau menulis.

(2) ROM CG (ROM Penjana Aksara)

Peta bit fon yang mengandungi setiap aksara yang telah ditetapkan.

(3) CG RAM (RAM penjana aksara)

Mengandungi 8-bit peta aksara tersuai. Setiap bit aksara tersuai terdiri daripada 5 mata dalam 8-peta bit bit. Penggunaan khusus adalah sama seperti DD RAM.

1.1 Isyarat Antara Muka dengan FPGA

Isyarat antara muka LCD dan FPGA [2] ialah: (1) dayakan isyarat LCD_E; (2) daftar pilih isyarat LCD_RS; (3) isyarat kawalan baca/tulis LCD_RW; (4) empat talian data LCD dan talian data StrataFlash SF_D<11:8>Multiplexing.

1.2 Analisis Masa

Nilai data SF_D<11:8>, LCD_RS, LCD_RW mesti diwujudkan dan stabil sekurang-kurangnya 40 ns sebelum LCD_E menjadi tinggi dan LCD_E kekal tinggi sekurang-kurangnya 230 ns. Dalam kebanyakan aplikasi, LCD_RW sentiasa rendah kerana data biasanya tidak dibaca daripada paparan.

 LCD modules.jpg

Hantar pertanyaan

whatsapp

teams

E-mel

Siasatan